Puces serveurs x86, Power et ARM: qui sont les plus puissantes ?

CloudComposantsPoste de travailServeurs
5 9 1 commentaire

Testées sur des opérations lourdes de compression/décompression, les plus puissantes des puces serveur x86, ARM et Power se placent dans un mouchoir de poche.

Dans le monde des serveurs, c’est aujourd’hui l’architecture x86 qui tire le mieux son épingle du jeu. Mais IBM entend bien se faire une place sur le marché, avec son Power8, alors que les frondeurs de l’industrie se mettent en rang derrière les ARM 64 bits.

Le benchmark LZMA mesure les performances des différentes puces lors d’opérations de compression et de décompression massives. La compression met à mal le sous-système mémoire, alors que la décompression est plus liée aux performances CPU. Un excellent test donc.

Intel, AMD…

L’Intel Core i7 6700 « Skylake » s’en sort bien, avec 4640 MIPS en compression comme en décompression, pour un thread à 4 GHz. Avec ses 4 cœurs actifs, et 8 threads, la puissance passe à 24 700/22 900 MIPS, pour une fréquence comprise entre 3,4 GHz et 4 GHz. La meilleure des puces testées chez Intel est le Core i7-5960X « Haswell » 8 cœurs (16 threads) tournant à 3 GHz. Ce processeur est assez ancien, mais son score de 39 600/40 900 MIPS reste excellent.

Chez AMD, l’utilisation des 8 cœurs d’un FX-8350 « Piledriver » permet d’afficher 22.800/24.900 MIPS à 4 GHz. Avantage à Intel donc. Mais AMD n’est pas si largué qu’il y paraît, même s’il doit pousser fréquences et unités de calcul pour coller à la roue de son concurrent. À noter dans le clan des x86, la bonne performance de l’Atom C2750, dont les 8 cœurs à 2,4 GHz affichent 13 500 MIPS, en compression comme en décompression.

… IBM, Cavium

Chez IBM, le Power8 affiche 3200/3100 MIPS avec un thread à 3,7 GHz. Seulement, lorsque les 10 cœurs et 80 threads de la puce testée sont déployés, 57 000/74 000 MIPS sont mesurés. Il faut donc au moins un processeur Intel à 12 cœurs physiques pour repasser devant le Power8 à 10 cœurs ; 16 pour battre le Power8 à 12 cœurs. IBM est clairement celui qui propose le plus puissant cœur du marché, même s’il peine à l’aligner en série dans ses processeurs.

Côté ARM, la recette de la puissance réside dans la multiplication des cœurs. Nous nous sommes attardés sur le Cavium ThunderX à 2 GHz. Avec 1 thread, la puissance déployée est faible : 1230/1970 MIPS. Toutefois, avec 12 cœurs les scores grimpent : 13 700/22 200 MIPS. Une montée presque linéaire : plus de fois 11 pour 12 cœurs. Sachant que des modèles de ThunderX comprenant 48 cœurs cadencés à 2,5 GHz sont accessibles, nous pouvons en déduire que cette offre ARM dépasse aujourd’hui d’une courte tête un Power8 à 12 cœurs, et pourra donc se frotter aux Xeon à 16 cœurs.

Quelles évolutions possibles ?

Chez Intel, les dernières puces Xeon E5-2600 v4 en 14 nm proposent une performance par mégahertz améliorée et jusqu’à 22 cœurs physiques (soit 44 threads) à 2,2 GHz. Sur un socket, la firme écrase donc encore la concurrence. Mais avec une avance qui pourrait se réduire rapidement.

Rappelons en effet que le Power8 n’est gravé qu’en 22 nm. Le Power9 pourrait passer en 14 nm, avec à la clé un plus grand nombre de cœurs. Pendant ce temps, Intel risque fort de ramer. La firme est en effet déjà en 14 nm, et peine à passer au 10 nm (voir l’article « Intel : coup de frein dans le développement des nouveaux processeurs »). Seul élément qui sauve Intel : IBM ne semble pas presser d’en découdre.

Dans le clan ARM, Cavium fait figure d’OVNI. Mais il pourrait donner des idées à d’autres. D’autant plus que le ThunderX n’est gravé qu’en 28 nm et ne comprend que 16 Mo de mémoire cache L2. Il est donc économique à fabriquer… et propose une large marge de progression. ARM et TSMC livrent déjà du 16 nm et ont des accords visant à proposer des puces en 10 nm et 7 nm (voir « TSMC proposera des puces ARM 7 nm pour datacenters »).

À lire aussi :
96Boards dégaine enfin une première carte ARM 64 bits pour serveurs
Serveurs ARM : la guerre est déclarée entre Cavium et AppliedMicro
Le Power9 mettra l’accent sur Linux, Java et les bases de données


Lire la biographie de l´auteur  Masquer la biographie de l´auteur