IBM lance la course aux puces 5 nm à coup de nanosheets

ComposantsPoste de travail

30 milliards de transistors pour le premier test à grande échelle d’IBM dans le monde de la gravure en 5 nm. Arrivée prévue en 2020.

IBM vient de présenter ses technologies permettant de graver des composants en 5 nm. Afin de limiter les effets d’une finesse de gravure aussi avancée, la firme new-yorkaise utilise des nanosheets. Un procédé permettant de proposer quatre points de connexion par transistor pour la transmission d’électrons, contre trois avec le FinFET.

Le premier composant de test en 7 nm d’IBM, présenté en juillet 2015, intégrait 20 milliards de transistors. Nous passons ici à 30 milliards de transistors. À besoins en énergie identiques, les composants 5 nm seront 40 % plus rapide que les puces 10 nm actuelles. Et à performances identiques, ils se montreront 75 % plus économes en énergie.

10 nm, 7 nm et 5 nm

Actuellement, les concepteurs de composants sont en train de passer au 10 nm. C’est ainsi le cas chez Samsung. TSMC et Intel devraient suivre très prochainement. Mais probablement pas GlobalFoundries, qui pourrait passer directement au 7 nm. Le 7 nm est attendu pour le second semestre 2018. Chez GlobalFoundries et TSMC.

GlobalFoundries profitera des avancées d’IBM présentées en juillet 2015. Mais aussi des technologies 5 nm présentés aujourd’hui. Les premiers composants 5 nm ne devraient toutefois pas sortir des usines de GlobalFoundries avant 2020.

Notez qu’aucun fondeur n’a à ce jour livré ses plans concernant d’hypothétiques composants en 4 nm ou 3 nm.

À lire aussi :
Intel investit 7 milliards de dollars dans une usine 7 nm
Qualcomm dégaine une puce ARM 64 bits 10 nm 48 cœurs
Samsung devance Intel dans la production de puces gravées en 10 nm

Crédit photo : © Scanrail – Fotolia.com

Lire la biographie de l´auteur  Masquer la biographie de l´auteur