Freescale : les promesses de l’architecture Power – avec ou sans IBM…

Régulations

Le récent forum Freescale Technology a été l’occasion de faire le
point sur la technologie Power (ex PowerPC), en compagnie de Gary Whisenhunt,
Power Architecture Principal Architect

FTF 2007, Orlando – IBM et Freescale sont les deux pôles de la Power Architecture, mais si le premier règne sur le PowerPC avec pour cible les serveurs, le second s’active sur les systèmes embarqués (embedded).

Pour mieux comprendre cette architecture puissante et modulaire, un tour du propriétaire s’impose :

La technologie Power fait appel pour ses designs à trois référentiels de base : le Book I, User Instruction Set Architecture (UISA), pour les applications, le calcul, l’accélération, complété du Book VLE de Freescale, pour l’encodage en longueur variable (Variable Length Encoding) ; le Book II, Vitual Environment Architecture (VEA), pour les librairies et les modèles de programmation ; et le Book III, Operating Environment Architecture (OEA), pour les instructions et ressources du Superviseur/Hyperviseur.

Cette architecture est divisée en catégories ? Base (Book I et II), Server (Book III-S) et Embedded (Book III-E) – et chaque composant appartient à une catégorie. La création d’un processeur en architecture Power revient donc à implémenter un jeu de catégories. Par exemple, comme indiqué ci-dessus, les serveurs reprennent le Book III-S, tandis que les technologies embarquées (embedded) sont principalement basées sur le Book III-E.

Les catégories sont thésaurisées pour les applications des domaines recherchés. Ainsi la base reste commune, ce qui assure la compatibilité binaire.

A partir de cette base, les designers et les fondeurs peuvent apporter leur contribution. Les APU (Auxiliary Processing Units) de Freescale, par exemple, viennent compléter les jeux de fonctionnalités, mais tout en continuant bien évidemment d’adresser des catégories, dont certaines sont hiérarchisées.

L’apport des APUs de Freescale au Book I

L’apport des APUs de Freescale au Book III-E

>>> Page 2 : Power ISA, une architecture RISC


Lire la biographie de l´auteur  Masquer la biographie de l´auteur