Silicium étiré: IBM et AMD plus rapides et moins chers

Régulations

Moins cher, plus rapide et plus facile! La nouvelle technologie Dual Stress Liners d’étirement du silicium, le ‘strained silicon’, doit permettre aux deux fondeurs de fabriquer des semi-conducteurs plus performants et plus économes en énergie

Le silicium étendu ou ‘pressé’, le ‘

strained silicon‘, est connu et employé par les fondeurs sur les dernières générations de semiconducteurs, et en particulier sur les processeurs en 90 nanomètres. Cette technologie permet d’optimiser la distance entre les atomes de silicium en insérant une couche de germanium entre les transistors, afin de créer des ‘canaux’ pour la circulation et le guidage des électrons, tout en évitant des déperditions d’énergie. Le ‘strained silicon’ pourrait entrer dans une nouvelle phase avec la découverte conjointe d’IBM et d’AMD. Le ‘Dual Stress Liners‘ ou DSL, est une technique qui permettrait d’éliminer une partie de la complexité de fabrication du ‘strained silicon’. Plusieurs matériaux étirés sont appliqués au dessus de la couche du transistor, et les parties qui ne servent à rien sont éliminées. Ils présentent alors une architecture en cônes au niveau des bornes + et ? du transistor, ce qui accélère la circulation des électrons. Le gain de performance du transistor par incorporation de ‘strained silicon’ en DSL serait sensible, de l’ordre de +24%. Les deux fondeurs ne sont pas les seuls à travailler sur ces technologies. Intel et Texas Instruments produisent, eux aussi, des semi-conducteurs sous ‘strained silicon’, une technologie indispensable pour accéder aux 90 nm, et plus encore aux 65nm dont les premiers processeurs sont attendus pour la fin 2005. En revanche, la principale limitation rencontrée jusqu’à présent provient du risque de réduction du nombre de transistors à placer sur un wafer (galette de silicium) induite par l’adjonction d’une couche supplémentaire. IBM et AMD seraient arrivés à améliorer la qualité de la couche de ‘strained silicium’, ce qui permettrait de ne pas limiter le nombre de transistors, et donc d’avoir une faible influence sur le coût de production. ‘Dual Stress Liners‘ est attendu en production pour le début 2005.


Lire la biographie de l´auteur  Masquer la biographie de l´auteur