Toshiba et SanDisk voient le futur de la mémoire flash en 3D

ComposantsStockage

Emboîtant le pas à Samsung, Toshiba et SanDisk vont mutualiser leurs efforts afin de produire des puces de mémoire flash à portes NAND en trois dimensions (3D). Une nouvelle ère va ainsi s’ouvrir pour le marché de la flash.

Acculés par les limites technologiques, les constructeurs de mémoire flash à portes NAND vont opter pour la conception de puces en trois dimensions (3D). A l’image des transistors MOS « 3D » développés par Intel mais aussi TSMC, la flash 3D est la solution toute trouvée pour s’affranchir des limitations physiques de la filière CMOS.

Une nouvelle fab pour de la flash 3D

SanDisk et Toshiba l’ont bien compris et s’associent pour créer des puces flash 3D qui seront utilisées dans des SSD de future génération. Les deux sociétés ont déjà des co-entreprises de production de flash NAND qui exploitent des fabs sur le site de Yokkaichi au Japon.

Une fab de production de wafers dédiée va ainsi voir le jour au Japon. Pour l’occasion, Toshiba prévoit de raser sa Fab 2 située dans la préfecture de Mie au Japon et de la remplacer par une usine flambant neuve sur ce même site. L’accord qui prévoit que SanDisk participe au financement porte sur un montant de 4,84 milliards de dollars et la production devrait débuter en 2016.

Jusqu’à présent, les mémoires flash étaient dites planaires car gravées sur une seule épaisseur (plusieurs couches mais un point mémoire par épaisseur). La flash 3D consiste à empiler les wafers de flash les connectant verticalement. Cela permet d’améliorer la fiabilité de 2 à 10 fois ainsi que la vitesse de la mémoire.

Les avantages de la flash 3D

L’an passé, c’est Samsung qui a annoncé sa flash 3D baptisée V-NAND (pour Vertical NAND). Le constructeur coréen va produire des puces de 128 Gbits (16 Go), les premières dans l’industrie à emprunter la troisième dimension, plusieurs niveaux de points mémoire étant superposés. Dans la technologie de Samsung, le MOSFET à grille flottante est supplanté par une couche de nitrure de silicium afin de stocker les électrons en lieu et place du silicium polycristallin dopé d’une structure à grille flottante.

Samsung a opté pour la superposition de niveaux en adaptant la technologie CTF (Charge Trap Flash) et en mettant au point l’interconnexion verticale pour relier le réseau de cellules. La technologie CTF permet aussi de réduire les coûts grâce à des rendements meilleurs et un nombre d’étapes process inférieur pour créer un point mémoire.

C’est AMD, conjointement avec Fujitsu, qui a été pionnier dans le développement de la technologie CTF avec sa mémoire flash à portes NOR baptisée « MirrorBit » (en 2002). Samsung a repris le principe en 2006 et l’a considérablement amélioré.

Toshiba d’indiquer que sa future fab sera plus écologique que la Fab 5, pourtant considérée actuellement comme la plus avancée dans le domaine sur le site de Yokkaichi. Les émissions de CO2 seront ainsi réduites de 15% par rapport à cette fab.

Le contexte est celui d’un marché des semi-conducteurs qui a connu une embellie en 2013 (hausse de 5% par rapport à 2012), en particulier grâce à une forte dynamique du marché de la mémoire.


Lire la biographie de l´auteur  Masquer la biographie de l´auteur