

TSMC décline ses ambitions autour du 28 nm

Conforté dans son leadership sur le marché des semiconducteurs au sortir d'un exercice budgétaire conclu sur une forte hausse de son bénéfice net (+32%), **TSMC** mise sur la gravure en 28 nm pour rallier de nouveaux constructeurs à sa cause.

Le fondateur taiwanais entrevoit déjà, à l'horizon 2014, le franchissement du seuil des 20 nm. Pour l'heure, l'offensive se concentre sur les composants en 28 nm, qui ont représenté 12% des livraisons en 2012, soit environ 2,1 milliards d'euros de revenus.

À en croire le PDG **Morris Chang**, qui s'est confié au *China Times*, la production devrait tripler, pour s'inscrire dans une conjoncture dictée par la montée en puissance des terminaux mobiles et la nécessité sous-jacente d'optimiser le rapport performance par watt.

Puissance 28 nm

TSMC semble offrir des garanties en la matière. En 2012, le numéro un des fabricants de semiconducteurs a capté près de 100% de la production de *wafers* (galettes de silicium) en 28 nm. Cette offre, encore minoritaire en volume, mais génératrice de valeur, a contribué à rehausser le chiffre d'affaires global à 13 milliards d'euros (+18% sur un an).

Les puces ARM tiennent la tête du palmarès des ventes, avec en première ligne les processeurs Snapdragon de Qualcomm et la série Tegra de Nvidia.

TSMC pourrait bientôt compter parmi ses clients deux autres références. Premier larron, AMD, qui envisagerait de se séparer de Global Foundries pour produire ses [APU Kabini et Telmash](#). Apple est pressenti pour suivre. La production des puces [ARM A6X](#) entrant dans la composition du prochain iPhone et de l'iPad de 5^e génération pourraient échoir à TSMC, aux dépens de Samsung, l'actuel fournisseur.

Vers 2013 et au-delà

Activité la plus porteuse à hauteur de 54% des revenus 2012 (le PC stagne à +3%), l'industrie mobile demeure la priorité à court terme. Avec en point d'orgue les 20 nm, les investissements se chiffreront à 9 milliards de dollars d'ici à fin 2013. Il n'est pas exclu que TSMC retienne la technologie CoWoS (Chip on Wafer on Substrate), qui implique la superposition de plusieurs éléments au sein d'une même puce, grâce à des circuits intégrés 3D hétérogènes.

Autre éventualité, voir émerger un concept autour de la technologie sur isolant dite totalement déplétée (FD-SOI), pour laquelle TSMC pourrait prendre une licence d'exploitation auprès de STMicroelectronics. Il s'agit d'une réponse au Tri-Gate de l'Américain Intel.

— **A voir aussi** —

[Quiz Silicon.fr](http://Quiz.Silicon.fr) : aux ARM, etc.

Crédit photo : A.Penkov – Shutterstock.com