Pour gérer vos consentements :
Categories: Composants

Un processeur à 110 cœurs dévoilé par le MIT

C’est dans une logique de moindre consommation électrique que le processeur baptisé Execution Migration Machine (EMM) a été conçu par des chercheurs du Massachusetts Institute of Technology (MIT).

Mieszko Lis, étudiant doctorant au MIT, a présenté ce processeur singulier dans le cadre de la conférence Hot Chips qui avait lieu en Californie à l’université de Stanford.

Du massivement multicœur pour une consommation maîtrisée

Véritable puce expérimentale, ce processeur a en commun avec le CPU Tile-Gx100 des familles Tile-Gx 3000 et 8000 de Tilera, une architecture en maillage d’un nombre important de cœurs (110 pour l’EMM contre 100 pour le TILE-Gx100). Kalray, une société française basée à proximité de Grenoble, emprunte également la voie des architectures massivement multicœurs (architecture VLIW (very long instruction word) avec jusqu’à 256 cœurs).

Ces puces ont également en commun un niveau de performance par watt élevé (10 watts et 0,23 téraflops pour le MPPA 256 de Kalray, soit 2,3 gigaflops/watt). Mieszko Lis n’a cependant pas précisé de valeurs en watts (pour le TDP), en gigaflops ou encore en gigaflops/watt.

Le chercheur annonce toutefois que, selon des benchmarks internes, la performance a été améliorée de 25% par rapport à d’autres processeurs sans les préciser et sans donner de rapport à la consommation énergétique.

Limiter les transferts de données

La philosophie sous-jacente était en fait le thème central de cette présentation.

Précisément, c’est en limitant les transferts de données au sein de la puce que la consommation énergétique a pu être réduite. L’élément disruptif de ce processeur expérimental est bien là et les chercheurs annoncent avoir observé une réduction du trafic d’un facteur pouvant atteindre 14 sans toutefois donner d’élément de référence.

Pour ce faire, ils ont notamment remplacé les différents niveaux de mémoire cache par un pool de mémoire partagée, réduisant de facto les canaux de transfert de données.

La puce a également été conçue afin de prédire l’évolution des transferts de données, ce qui permet de réduire le nombre de cycles nécessaires pour leur transfert et leur traitement.

Gravé en technologie CMOS (Complementary Metal Oxide Semiconductor) 45 nm et bénéficiant d’un code écrit spécifiquement, ce processeur à usage général pourrait servir de référence à des développements à visée commerciale. Les applications vont des terminaux mobiles aux PC en passant par les serveurs.

Recent Posts

Étude Trends of IT 2024 : comprendre les mutations de l’environnement IT

Silicon et KPMG lancent Trends of IT 2024, une étude co-construite avec les managers IT…

3 heures ago

Guillaume Poupard, DGA de Docaposte : « Le plus de l’offre, c’est notre position comme acteur de confiance »

Avec son Pack cybersécurité lancé au Forum InCyber 2024, Docaposte tend une perche aux PME.…

3 heures ago

Quels impacts de l’IA générative sur le monde de la cybersécurité ? : regards croisés entre Onepoint, Wavestone et Fortinet

Quels sont les impacts immédiats de l'IA générative sur la cybersécurité ? Comment le contexte…

7 heures ago

Des serveurs IA cyberattaqués : le vecteur s’appelle Ray

Un éditeur attire l'attention sur des attaques exploitant l'absence d'autorisation dans une API du framework…

10 heures ago

Amazon débloque la deuxième tranche de son investissement dans Anthropic

Après un premier financement en septembre 2023, Amazon a débloquer le reste de l'enveloppe qu'il…

12 heures ago

Les logiciels libres entrés au SILL au premier trimestre 2024

D'Alpine Linux à XPipe, voic les dernières entrées au SILL (Socle interministériel de logiciels libres).

1 jour ago