Le procédé permettrait de tripler les capacités de gestion des données stockées sur une puce.
Les microprocesseurs, constate IBM, doivent supporter un nombre croissant de circuits de stockage (storage circuitry) pour diminuer les délais nécessaires à la recherche de données sur des mémoires externes. Cette mémoire « cache » utilise des circuits appellés SRAM pour static random access memories.
Ces SRAM sont rapides mais requièrent six transistors pour stocker un seul bit (binary digit) de données. Les nouvelles générations de puces, appelées DRAM pour ‘dynamic random access memories‘ ne nécessitent qu’un seul transistor et un autre composant appelé ‘capacitor‘ pour obtenir le même résultat. Mais ces DRAM, bien qu’elles aient l’avantage de stocker plus de données sur moins d’espace, présentaient jusqu’ici un inconvénient: elles sont lentes pour être utilisées en mémoire « cache ».
Des chercheurs d’IBM ont trouvé une solution pour les accélérer de façon très significative, en utilisant la fameuse nouvelle technologie dite « silicon-on-insulator« . Elle permettrait de faire tomber à 1,5 nano-seconde (milliardième de seconde) au lieu de 10 à 12 nano-secondes, la latence nécessaire pour que le processeur accède aux données des mémoires périphériques. Ainsi, ce sont trois fois plus de données qui peuvent être stockées à proximité immédiate des processeurs sur le même espace.
Ces mêmes chercheurs affirment que cette technologie sera applicable dans les générations de processeurs Power (d’IBM) livrables l’an prochain.
Il n’est pas exclu qu’elle soit également reprise par AMD, le challenger d’Intel. Ce dernier reconnaîtrait l’intérêt technique de la solution mise au point par IBM mais soutient que le coût supplémentaire qu’elle induit serait redhibitoire…
Outre IBM, d’autres fabricants de puce , comme Innovative Silicon Inc avec sa solution Z-RAM, ont également ouvert cette voie du « silicon-on-insulator ».
Un temps pressenti pour constituer le socle d'une suite bureautique AWS, Amazon WorkDocs arrivera en…
Eviden regroupe cinq familles de serveurs sous la marque BullSequana AI. Et affiche le supercalculateur…
Le dernier Magic Quadrant du SSE (Secure Service Edge) dénote des tarifications et des modèles…
Formats de paramètres, méthodes d'apprentissage, mutualisation GPU... Voici quelques-unes des recommandations de l'ANSSI sur l'IA…
À la grogne des partenaires VMware, Broadcom répond par diverses concessions.
iPadOS a une position suffisamment influente pour être soumis au DMA, estime la Commission européenne.