Cortex-A76AE : ARM lance une architecture pour les véhicules autonomes

ComposantsPoste de travail

ARM lance le programme « Arm Safety Ready » ainsi que l’architecture Cortex-A76AE destinée à des SoC (System on Chip) pour des systèmes avancés d’assistance à la conduite (ADAS) ainsi que la voiture autonome.

ARM voit les voitures autonomes et les systèmes d’assistance à la conduite comme un nouveau levier de croissance.

Un Cortex-A76 avec la fonction split-lock

C’est la raison pour laquelle la société britannique entrée dans le giron de Softbank annonce la microarchitecture Cortex-A76AE. S’il est basé sur le design du Cortex-A76 récemment dévoilé, il est associé à une sécurité fonctionnelle et une flexibilité applicative supplémentaire, en phase avec le secteur automobile.

Il s’agit ainsi du premier coeur de processeur Cortex-A haute performance doté de la fonction Split-Lock, Split venant pour la performance et Lock (« verrouiller ») pour la sécurité.

Split-Lock est donc, comme son nom l’indique, disponible en deux modes, split et lock. En mode partagé (split), les cœurs d’un cluster de processeurs s’exécutent indépendamment.

En mode verrouillé, deux cœurs se couplent et s’exécutent en séquence. Avec un fonctionnement à l’identique, ils doivent donc fonctionner exactement de la même manière à tout moment. Dans le cas contraire, une alarme à l’intérieur de la puce est déclenchée afin de signaler un problème. On peut parler de coeurs jumeaux, dans ce mode de fonctionnement, qui se surveillent mutuellement.

Cette fonction Split-Lock était déjà présente dans les noyaux 32 bits Cortex-R utilisés dans les systèmes temps réel et critiques pour la sécurité.

Le premier d’une gamme

« AE » vient pour « automobile améliorée » («Automotive Enhanced).

Un cluster de 7 coeurs Cortex-A76AE à gravé en 7 nm présente une enveloppe thermique de 15 watts.

Deux autres processeurs de classe AE sont également prévus avec les Helios-AE et Hercules-AE.

Selon Arm, l’A76AE répond de surcroît aux normes de sécurité ISO 26262 ASIL D et B, peut supporter jusqu’à 64 cœurs par puce, fournit les fonctionnalités RAS (fiabilité, disponibilité et facilité de maintenance) d’Armv8.2. Il prend aussi en charge la virtualisation et peut utiliser protection de la mémoire sur le matériel d’accélération d’apprentissage automatique.

Les premiers cœurs A76AE devraient apparaître dans les véhicules à partir de 2020.

(Crédit photo : @ARM)

Lire aussi :